ABSTRACT

A prior transmission changeover switch performs changeover control of microwaves of a sending system and a receiving system by means of FETs each arranged in the sending system and receiving system, respectively. However, with the prior construction, it is difficult to sufficiently enhance both loss characteristics in a conducting state and withstand power characteristics in an interrupted state. Therefore, in general, such a prior transmission changeover switch had been constructed with poor loss characteristics and also had a problem such that generation of heat due to microwave sending system power between the antenna system and sending system was increased.

In order to solve the above problems, it is an object of the present invention to improve loss characteristics and withstand power characteristics when the sending system is functioning by employing a construction where two FETs are connected in series as FETs for controlling the receiving system.

In a transmission changeover switch according to the present invention, a third FET 5c is formed between a second sub line 4b as a part of a receiving system and a second FET 5b, a second source electrode 7b of the second FET 5b and a

third drain electrode 6c of the third FET 5c are formed as a common connection terminal, and a third source electrode 7c of the third FET 5c serves as a connection terminal to the second sub line 4b, and a third gate electrode 8c of the third FET 5c is formed between the third drain electrode 6c and third source electrode 7c.

According to this construction, in a case where the section between a main line 3 and the second sub line 4b is in an interrupted state, since two FETs are connected in series at the interrupted state side, a voltage not more than two times a voltage that is generated due to microwaves between a second drain electrode 6b and the third source electrode 7c can be permitted. Accordingly, compared with the prior transmission changeover switch, even if the semiconductor substrates of FETs are identical in material, four times the microwave sending system power can be applied.

In addition, as a result of an improvement in withstand power characteristics, the material of the semiconductor substrates can also be changed so as to increase unsaturated current and also a required unsaturated current can be realized by increasing the width of a gate electrode 8 of a bending construction to an extent such that an influence of a bias circuit 9 is not imposed.

Thus, according to the present invention, compared with the prior transmission changeover switch, when it is supposed that the withstand power characteristics are identical, a loss between the main line 3 and first sub line 4a becomes 1/3 times and a loss between the main line 3 and second sub line 4b becomes 2/3 times. Moreover, generation of heat due to the microwave sending system power between the antenna system and sending system is also reduced.

. .

MORISON FORESTER

JOB #822

DATE TIME TO/FROM MODE MIN/SEC PGS **STATUS** 001 7/01 9:33A 99015#01181276401193# EC--S 00′ 09″ 001 OK L1

2002年 7月 1日 15時24分

70万ィ西等新

NO. 6742 P. 1

1/4

Frontier OKADA Patent Office

OK Bile2.

388 Komaigi-cho, Ota-City Gunma 373-0818

JAPAN

Facsimile: Phone:

81-0276-40-1193

81-0276-40-1195

Date: July 1,2002

To: Mr. Takamitsu Fujiu

Morrison & Foerster

Nr. 17

Facsimile: 01 202-887-0763

Phone:

01 202-887-1500

From: Nacko Shiraishi

Pages: 4 (Including this one)

Re: Your Ref: 49232-20024.00

Our Ref: F 1010584US00

FAX CONFIRMATION Acknowledged Not Acknowledged

Received incomplete СОМ

Comments:

上記出願原稿のIDSとして提出する特公昭63-20041の要約文をお 送りしますのでご査収下さい。

N. Shiraishi

X CONFIRMATION Acknowledged Not Acknowledged Received Incomplete 19日本国特許庁(IP)

: ⑩ 特許出願公告

報(B2)

昭63 - 20041

@Int Cl.1

識別記号

庁内整理番号

❷❸公告 昭和63年(1988) 4月26日

H 01 P H 04 B

7741-5 J 7251-5K

発明の数 1 (全5頁)

会発明の名称

送受切換スイツチ

创特 願 昭57-211985 ❸公 閉 昭59-101901

學出 頤 昭57(1982)12月2日 ④昭59(1984)6月12日

⑫発 明 者

眀

@発

雄

神奈川県鎌倉市上町屋325番地 三菱電機株式会社鎌倉製 作所内

者 折 稃

神奈川県鎌倉市上町屋325番地 三菱電機株式会社鎌倉製

作所内

创出 願 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

邳代 理 人 弁理士 大岩 審 査 官 清水 康 志

96参考文献

IEEE, Electron Devices Letters, vol. EDL-1, No. 8, August-1980, P. 156-157

1

動特許請求の範囲

1 半導体基板に構成したマイクロストリップ線 路から成る主線路の先端部両側に、同じくマイク ロストリップ線路から成る第1及び第2の副線路 の先端を対向させ配置し、かつ対向する主線路と 5 第1の副線路との間及び主線路と第2の副線路と の間に上記半導体基板に構成したFETを接続し、 併せて主線路はアンテナ系の一部、第1の副線路 は送信系の一部、第2の副線路は受信系の一部を それぞれ構成して成る送受切換スイツチにおい 10 く第2の副線路、5aは第1のFET、5bは第 て、主線路と第1の副線路との間に接続される FETはドレイン電極とソース電極を接続端子と するFET1個で構成しく主線路と第2の副線路と の間に接続されるFETはドレイン電極とソース 電極を接続端子とするFETを2個直列接続して、15 bは同じく第2のソース電極、8bは同じく第2 構成し、各FETのゲート電極にはそれぞれバイ アス電圧を印加する手段を具備した事を特徴とす る送受切換スイツチ。

2 上記FETのドレイン電極とソース電極との 間をインターデイジタル構成とし、上記インター 20 デイジタル構成内に上記FETのゲート電極を折 り曲げ構成で形成した事を特徴とする特許請求の 範囲第1項記載の送受切換スイツチ。

発明の詳細な説明

て送、受信系のマイクロ波を制御する送受切換ス イツチの高性能化に関するものである。まず、従 来の送受切換スイツチについて図により説明す

第1図は従来の送受切換スイッチの構成の一例 を示す。

図中、1は半導体基板、2は地導体、3は地導 体2と共に構成されるマイクロストリップ線路の 主線路、4 a は同じく第1の副線路、4 b は同じ 2のFET、6aは第1のFET5a構成する第1 のドレイン電極、7aは同じく第1のソース電 極、8 aは同じく第1のゲート電極、6 bは第2 のFET 5 bを構成する第2のドレイン電極、7 のゲート電極、9a,9bはそれぞれ第1のゲー ト電極8a及び第2のゲート電極8bにバイアス 電圧を印加するためのマイクロストリップ線路か ら成るパイアス回路である。

従来の送受切換スイッチは、主線路3の先端部 両側に第1の副線路4 a及び第2の副線路4 bの 先端を対向させ配置し、かつ対向する主線路3と 第1の副線路4aとの間に第1のFET5aをま た同じく主線路3と第2の副線路4bとの間に第 この発明は半導体基板に構成したFETを用い 25 2のFET5bをそれぞれ配置し、第1のFET5

aを構成する第1のドレイン電極 6 a は主線路 3 との接続端子の役目を成し、同じく第1のソース 電極 7 a は第1の副線路 4 a との接続端子の役目 を成し、併せて第1のドレイン電極6aと第1の ソース電極 7 a との間に第 1 の FET 5 a を構成 する第1のゲート電極8 aを形成し、第2の FET 5 b を構成する第 2 のドレイン電極 6 b は 主線路3との接続端子の役目を成し、同じく第2 のソース電極7bは第2の副線路4bとの接続端 と第2のソース電極7bとの間に第2のFET5 bを構成する第2のゲート電極8bを形成してい

ここで、主線路3はアンテナ系の一部、第1の 受信系の一部をそれぞれ構成しているものとす

第2図は一般的なFETの特性説明に用いる図 で、ゲート電極のパイアスを変えた時のドレイン 電極とソース電極間の電圧、電流特性である。図 20 より、主線路3と第1の副線路4a間及び主線路 中、10,11はそれぞれゲート電極のバイアス を零、ピンチオフ状態とした時の特性曲線A,B である。説明の都合上、ここではドレイン電極と ソース電極との間の電圧をVos、電流をIosとす の抵抗Rosは、Ros=Vos/Iosで示される。

第3図は従来の送受切換スイツチも含めた一般 的なFETを用いたスイッチ部の構成例を示す。 図中、1は半導体基板、2は地導体、3a,3b 線路の伝送線路、5はFET、6はFET5のドレ イン電極、7はFETのソース電極、8はFET5 のゲート電極、9はゲート8にバイアス電圧を印 加するためのマイクロストリップ線路から成るバ イアス回路である。

従来の一般的なFETを用いたスイツチ部は、 ドレイン電極6とソース電極7との間をインター デイジタル構成とし、このインターデイジタル構 成内にゲート電極8を折り曲げ構成で形成してい

以下、これらの図を用いて従来の送受切換スイ ツチの動作について説明する。

今、第1図において主線路3にマイクロ波を印 加した場合を考える。第1のゲート電極8 aにバ

イアス回路9aを介して零電圧を印加し、第2の ゲート電極8 bにパイアス回路9 bを介してピン チオフ電圧を印加すると、第2図の特性曲線 A1 0及び特性曲線11から判るように、第1のドレ イン電極6aと第1のソース電極7aとの間の抵 抗は小さな値を示し、第2のドレイン電極6bと 第2のソース電極7bとの間の抵抗は大きな値を 示す。

このため、主線路3と第1の副線路4aとの間 子の役目を成し、併せて第2のドレイン電極6b 10 のマイクロ波は導通状態と成り、主線路3と第2 の副線路4bとの間のマイクロ波はしや断状態と 成る。

一方、第1のゲート電極8aと第2のゲート電 極8 bの印加電圧条件を逆にすると、同様に主線 副線路4aは送信系の一部、第2の副線路4bは 15 路3と第1の副線路4aとの間はしや断状態に成 り、主線路3と第2の副線路4bとの間は導通状 態と成る。

> このように、第1のゲート電極8a及び第2の ゲート電極86へのバイアス条件を変えることに 3と第2の副線路4b間すなわちアンテナ系と送 信系間及びアンテナ系と受信系間をON/OFFす る送受切換スイツチが実現出来ている。

しかし、従来の送受切換スイツチには次に示す る。この場合、ドレイン電極とソース電極との間 25 欠点が観られる。それは、しや断状態側の耐電力 特性を向上させようとすると導通状態側の損失特 性が劣化することである。従来の送受切換スイツ チではしや断状態での耐電力特性を向上させるた め、すなわち第2図の特性曲線B11に示す は地導体2と共に構成されるマイクロストリップ 30 FETの破壊電圧V_Bを大きくするために第1の FET 5 a、第2のFET 5 bを構成している半導 体基板1の材質を変えていた。この場合第2図の 特性曲線A10に示すFETの未飽和電流Ifが低下 し、導通状態での損失特性の劣化をまねいてい 35 た。

> 一方、従来の送受切換スイツチでは、第1の FET 5 a 及び第2のFET 5 b の構成を第3図に 示す構成すなわちゲート電極8の幅(折り曲げ部 の全長を指す。)を折り曲げ構成で広くして形成 40 し、Irを増加させ導通状態における損失特性を改 善していた。しかし、この構成では、半導体基板 1の材質でVgを大きくし、Irの低下をまねいてい るため、必要なIrを実現するためには折り曲げ構 成のゲート電極8の幅が広く成り過ぎる。

この場合、FET5はバイアス回路9の影響を 受け、損失特性の改善に限界があった。

このように、従来の送受切換スイッチでは、導 通状態での損失特性としや断状態での耐電力特性 の両方を十分に良くすることは困難であり、通常 5 損失特性の悪い状態で構成されており、アンテナ 系と送信系間のマイクロ波送信系電力による発熱 も増大しているという問題があつた。

この発明は上記問題を解決するため、受信系を 制御するFETはFETの2個直列とし、送信系が 10 介してピンチオフ電圧を印加すると、第2図から 機能している時の損失特性と耐電力特性を改善す ることを目的としたものである。

以下、この発明の一実施例を図により詳述す る。

スイツチの構成を示す。

図中、1は半導体基板、2は地導体、3は地導 体2と共に構成されるマイクロストリップ線路の 主線路、4 a は同じく第1の副線路、4 b は同じ 2のFET、5cは第3のFET、6aは第1の FET5aを構成する第1のドレイン電極、7a は同じく第1のソース電極、8 aは同じく第1の ゲート電極、6bは第2のFET5bを構成する 第2のドレイン電極、7bは同じく第2のソース 25 電極、8bは同じく第2のゲート電極、6cは第 3のFET5cを構成する第3のドレイン電極、 7 cは同じく第3のソース電極、8 cは同じく第 2のゲート電極、9a,9bはそれぞれ第1のゲ ート電極 8 a 及び第 2 のゲート電極 8 b と第 3 の 30 ゲート電極8 cにパイアス電圧を印加するための マイクロストリップ線路から成るバイアス回路で

ここで、主線路3はアンテナ系の一部、第1の 副線路4aは送信系の一部、第2の副線路4bは 35 電力が印加され、第2図に示した特性曲線B11 受信系の一部をそれぞれ構成しているものとす

この発明による送受切換スイッチでは受信系の 一部を構成している第2の副線路4bと第2の FET 5 b の間に第3のFET 5 c を形成し、第2 40 線B 1 1 のFET を 2 個直列としているため、主 のFET5bを構成する第2のソース電極7bと 第3のFET5cを構成する第3のドレイン電極。 6 cを共通接続端子として形成し、第3のFET 5 cを構成する第3のソース電極7cは第2の副

線路4 b との接続端子の役目を成し、併せて第3 のドレイン電極6cと第3のソース電極7cとの 間に第3のFET5cを構成する第3のゲート電 極8cを形成している。

以下、これらの図を用いて、この発明の送受切 換スイツチの動作について説明する。

まず、第1のゲート電極8aにバイアス回路9 aを介して零電圧を印加し、第2のゲート電極 8 bと第3のゲート電極8cにバイアス回路9bを 判るように第1のドレイン電極 6 a と第1のソー ス電極 7 a との間すなわち主線路 3 と第1の副線 路4aとの間は導通状態と成り、第2のドレイン 電極6 bと第3のソース電極8 c との間すなわち 第4図は、この発明の実施例における送受切換 15 主線路3と第2の副線路46との間はしや断状態 となる。いいかえると、アンテナ系と送信系がマ イクロ波的に接続され、アンテナ系と受信系がマ イクロ波的に切り離される。

一方、第1のゲート電極8 a、第2のゲート電 く第2の副線路、5aは第1のFET、5bは第 20 極8b及び第3のゲート電量8cの印加条件を逆 にすると、同様に主線路3と第1の副線路4aと の間すなわちアンテナ系と送信系がしや断状態と 成り、主線路3と第2の副線路4 bとの間すなわ ちアンテナ系と受信系が導通状態と成る。

> このため、第1のゲート電極8 a、第2のゲー ト電極8b及び第3のゲート電極8cへのバイア ス条件を変えることにより、アンテナ系と送信系 間及びアンテナ系と受信系間をON/OFFする従 来の送受切換スイツチと同等の機能を有する。

> 次にこの発明による送受切換スイッチの損失特 性/耐電力特性を向上する理由について説明す

> まず耐電力特性について述べる。一般に送受切 換スイツチでは送信系のみから大きなマイクロ波 の破壞電圧が問題と成るのは主線路3と第2の副 線路4bとの間である。

> この場合すなわち主線路3と第2の副線路4b との間をしや断状態とした場合、第2図の特性曲 線路3と第2の副線路4bとの間すなわち第2の ドレイン電極 6 b と第3のソース電極 7 c との間 には、マイクロ波で生じる電圧が 2×V_Bまで許 容されている。

したがつて、この発明による送受切換スイッチ は従来の送受切換スイツチに比較し、FETを構 成している半導体基板 1の材質が同一でも 4倍の マイクロ波送信系質力が印加出来る。

次に損失特性について述べる。この発明による 5 良い。 送受切換スイッチでは上記のように大幅に耐電力 特性を向上しているため、半導体基板1の材質も 第2図に示した特性曲線A10の未飽和電流Isを 増加させる方向に変えられる。この場合、第1の FET 5 a、第2のFET 5 b及び第3のFET 5 c 10 図面の簡単な説明 を第3図の構成とすることの効果も増大する。そ れは、FETのIsがある程度大きな値であり、折り 曲げ構成によるゲート電極8の幅もバイアス回路 9の影響を受けない程度の増加で必要なIェが実現 出来るからである。

これにより、この発明による送受切換スイッチ は従来の送受切換スイツチに比較して、耐電力特 性を同一と想定した場合、主線路3と第1の副線 路4aとの間の損失が1/3倍に、主線路3と第2 このため、アンテナ系と送信系との間のマイク

このように、この発明による送受切換スイッチ では、耐圧の問題と成る受信系に接続される FET部を2個直列のFETで構成しているため、25 号を付して示してある。 耐電力特性/損失特性を改善している。

口波送信系電力による発熱も減少している。

なお、以上はFETの各電極が平行関係を保ち 構成されている送受切換スイツチについて説明し たが、この発明はこれに限らずFETの各電極が 不平行で構成された送受切換スイッチに用いても

以上のように、この発明による送受切換スイツ チでは受信系に接続されるFET部を2個直列の FETで構成しているため、耐電力特性/損失特 性の改善に効果がある。

第1図は従来の送受切換スイッチの構成を示す 斜視図、第2図は一般的なFETの説明に用いる FETの静特性を示す図、第3図は従来の送受切 換スイツチのスイツチ部の構成を示す斜視図、第 15 4 図はこの発明の一実施例による送受切換スイツ チの構成を示す斜視図である。

図中、1は半導体基板、2は地導体、3は主線 路、4a, 4bは第1、第2の副線路、5a, 5 b, 5 c は 第1、 第2及び 第3の FET、 6 a, の副線路 4 b との間の損失が2/3倍に成つている。 20 6 b, 6 c は第 1、第 2 及び第 3 のドレイン電 極、7a, 7b, 7cは第1、第2及び第3のソ ース電極、8a,8b,8cは第1、第2及び第 3のゲート電極、9a,9bはバイアス回路であ る。なお、図中同一あるいは相当部分には同一行





